6.1i SP1增量设计 –  PAR报告的指南部分显示了一个额外的区域组作为指导-Altera-Intel社区-FPGA CPLD-ChipDebug