LogiCORE万兆以太网XAUI v3.0 – “错误：DesignRules：462 – Chipcheck：不兼容的IO标准。”在BitGen中使用外部XGMII-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面