6.1i增量设计 – “错误:包装:18  – 从ISE 5.x更新时,设计已被删除。”-Altera-Intel社区-FPGA CPLD-ChipDebug