6.1 EDK  –  PlatGen  – 在0x78639766读取“0x97690098期间写入顶层和包装器HDL”“错误时出错”-Altera-Intel社区-FPGA CPLD-ChipDebug