LogiCORE异步FIFO – Verilog行为模型:FIFO为空后读取数据产生零,而不是上次读取数据Altera_wiki6年前发布320该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容