LogiCORE异步FIFO  –  Verilog行为模型:FIFO为空后读取数据产生零,而不是上次读取数据-Altera-Intel社区-FPGA CPLD-ChipDebug