8.2i Virtex-II MAP  – 分布式RAM似乎浪费了未使用的SPO输出的额外LUT-Altera-Intel社区-FPGA CPLD-ChipDebug

8.2i Virtex-II MAP – 分布式RAM似乎浪费了未使用的SPO输出的额外LUT

问题描述

在我的设计中,“修改”的单端口分布式RAM(具有双端口寻址的RAM,但是单端口输出)使用两个LUT。如果我没有将输出用于第二个LUT(以SP结尾),为什么不将其剪掉?

解决/修复方法

如果未使用SPO(单端口输出),则仍然需要使用两个LUT。发生这种情况是因为即使不需要SPO LUT,也不能将其用于其他任何内容,因为其地址线绑定到DPO的一半。

如果您需要真正的单端口分布式RAM,请使用语言模板,它将使用一个LUT,双端口将使用两个LUT。

请登录后发表评论

    没有回复内容