3.2 EDK  –  PlatGen:“错误:ppc405(ppc405_1) – 未指定的总线接口”-Altera-Intel社区-FPGA CPLD-ChipDebug