System Generator for DSP和XtremeDSP开发套件 – 使用ADC或DAC时，为什么必须使用自由运行时钟进行SysGen硬件协同仿真？

问题描述

一般问题描述：

使用ADC或DAC时，为什么必须使用自由运行时钟进行SysGen硬件协同仿真？

解决/修复方法

这是因为ADC和DAC从Nallatech BenADDA板上的XC2V80芯片接收时钟，该芯片用于时钟布线。进入ADC和DAC的时钟是一个自由运行的时钟;因此，用户FPGA（XC2V2000或XC2V3000）中连接到ADC和DAC的寄存器应该在相同的时钟下运行，否则可能会出现毛刺。

由于ADC和DAC的时钟是自由运行的，并且不受SysGen控制，因此ADC和DAC与SysGen中创建的用户FPGA设计之间没有同步;因此，在硬件协同仿真期间，时钟必须设置为自由运行。

有关在执行硬件协同仿真时使用XtremeDSP开发套件时钟的更多信息，请参阅（Xilinx答复18281） 。