FPGAExpress：实例化I/O在VHDL。

描述

关键词：FPGAExpress，实例化，I/O，IBF，OBUF，BUFG。

紧迫性：标准

一般描述：

此解决方案记录显示了如何手动实例化VHDL中的I/O单元。

FPGA Express 2 x和更老可以插入所有的I/O在设计中或者根本没有，
因此，如果任何I/O都被设计成一个设计，所有的I/O都必须被实例化。

FPGA Express 3 .x可以插入未指定的I/O；可以实例化一些
I/O，让Express插入其余部分。

解决方案

一

输入信号

1。国际复兴开发Bank

——国际复兴开发Bank宣言
组件总线
端口（I：在STDYLogic中；O：输出STDYLogic）；
端部元件；

——IGBF实例化
U1：IGBF端口映射（i＝& gt；输入SigPiPI，O= & Gt；输入）；

输入可以连接到内部逻辑。
可以在UCF文件中使用以下方法来锁定PIN。
NET输入SigPiPI LOC= PXX；

2。IFD

——国际复兴开发署宣言
组件IFD
端口（d：在STDyLogic中；C：在STDYLogic中；Q:OUT STDYLogic）；
端部元件；

——IFD实例化
U2：IFD端口映射（D＝& Gt；DATAIN Pi，C＝& Gt；CLK，q= & Gt；DATAN）；

DATAN可以连接到内部逻辑。
可以在UCF文件中使用以下方法来锁定PIN。
净数据文件PI LOC＝PXX；

二

输出信号

1。奥布夫

——OBUF宣言
组件OBUF
端口（I：在STDYLogic中；O：输出STDYLogic）；
端部元件；

——OBUF实例化
U3：OBUF端口映射（i＝& gt；OutPusig，O= & Gt；OuttoSigPiPO）；

OutPutsig可以连接到内部逻辑。
可以在UCF文件中使用以下方法来锁定PIN。
净输出SigPaPO LOC＝PXX；

2。OFD

——OFD宣言
D分量
端口（d：在STDyLogic中；C：在STDYLogic中；Q:OUT STDYLogic）；
端部元件；

——OFD实例化
U4：OFD端口映射（D＝& Gt；DATAOUT，C＝& Gt；CLK，q= & Gt；DATAOUTPO）；

DATAOUT可以连接到内部逻辑。
可以在UCF文件中使用以下方法来锁定PIN。
NET DATAOUTPOPO LOC＝PXX；

2。奥布特

——OBUFT宣言
组分OBUFT
端口（I：在STDyLogic中；T：在STDYLogic中；O:OUT STDYLogic）；
端部元件；

——OBFFT实例化
U5：OBUFT端口映射（I＝& Gt；DATAOUT，T＝& Gt；控制，O= & GT；DATAOUTPO）；

DATAOUT可以连接到内部逻辑。

注意：不能实例化OBUFE宏。连接到T的信号
控制引脚必须倒置作为OBUFE。

三

时钟信号

1。布法格
此示例演示如何实例化直接驱动的全局缓冲区。
输入信号。这涉及对生成的XNF网表的修改。
因为全局缓冲区可以由内部节点驱动，也可以由内部节点驱动。
外部输入信号。这个解决方案只适用于所有的设计。
I/O组件由用户实例化，I/O焊盘没有插入。
FPGAExpress。

（如果直接驱动全局缓冲器是不希望的，并且具有信号。
通过一个BIF，然后需要BUFG，以前的iBF示例
可以使用，然后实例化BUFG，并且不需要修改。
XNF）

——BUFG宣言
组件BUFG
端口（I：在STDYLogic中；O：输出STDYLogic）；
端部元件；

——BUFG实例化
U6:BUFG端口映射（I＝& Gt；CLKYPI PI，O= & GT；CLK）；

在XNF网表中，下面的行将出现在文件的末尾。
SIKG，CKKYPI，PIN = CKLYPI
用以下方法替换这一行。
EXT，CKLYPI，I

CLK可以连接到内部逻辑。
下面可以在UCF文件中使用，将PIN锁定到时钟IOB。
NET CKLYPI-LOC＝PXX；