6.2 EDK  – 如果系统不包含BRAM,FPGA实现步骤(XFLOW)将失败-Altera-Intel社区-FPGA CPLD-ChipDebug