6.1i PAR  – “警告:时序:2721  – 时钟<>是DCM <>的输入……这违反了<>的脉冲宽度,它具有最小的低脉冲……”-Altera-Intel社区-FPGA CPLD-ChipDebug

6.1i PAR – “警告:时序:2721 – 时钟<>是DCM <>的输入……这违反了<>的脉冲宽度,它具有最小的低脉冲……”

问题描述

关键词:PAR,警告,dcm,dll,脉冲宽度,高,低,频率,范围,无效

解决/修复方法

1

如果您已检查数据表并且输入频率符合您正在使用的模式的规格,则可以忽略该警告。

2

使用在DCM的输入时钟上创建PERIOD约束的简化方法也会导致此警告。例如,以下PERIOD约束可能导致此警告出现在PAR中:

请登录后发表评论

    没有回复内容