LogiCORE SPI-4.2(POS-PHY L4)v5.2.2 – 使用2v6000动态对齐网表时,设计不符合时序约束Altera_wiki6年前发布110该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容