System Generator for DSP和Synplify 7.2或7.3  – 当我使用Synplify 7.2或7.3时,为什么我的设计会出现额外的延迟周期?-Altera-Intel社区-FPGA CPLD-ChipDebug