在generate里用for循环例化module,路径是啥样的啊。
比如这个,仿真时,我要找这个第一个module里的clk_in信号,肯定不是xxx.i_sio.clk_in。
用verdi复制出来的路径,xxx.[0].i_sio.clk_in也不对。
在generate里用for循环例化module,路径是啥样的啊。
比如这个,仿真时,我要找这个第一个module里的clk_in信号,肯定不是xxx.i_sio.clk_in。
用verdi复制出来的路径,xxx.[0].i_sio.clk_in也不对。
没用过Verdi,不过Xilinx里面是xxx.i_sio.[0].clk_in。