6.3i模块化设计 – 在PAR中使用-p和-r选项会导致设计无法清除-Altera-Intel社区-FPGA CPLD-ChipDebug

6.3i模块化设计 – 在PAR中使用-p和-r选项会导致设计无法清除

问题描述

一般问题描述:

当我在PAR中使用-p或-r选项运行Modular Design时,会报告以下错误:

“错误:DesignRules:10 – Netcheck:信号”xxx“完全没有布线。”

解决/修复方法

Xilinx建议您不要将-p和-r选项与Modular Design一起使用。

使用-p和-r选项会导致PAR出现意外结果。 -r选项指定仅运行布局器,-p选项指定仅运行布线器。出现意外结果是因为在两种情况下都会运行指南。如果没有-p和-r选项,则流程如下:

指南 – >布局 – >布线

但是,如果PAR使用-r运行然后使用-p运行,则流程如下:

指南 – >地方 – >指南(再次) – >布线

布局和布线之间的这个额外的指导阶段导致了问题。

请登录后发表评论

    没有回复内容