v1.5 Aurora 401参考设计 – 在VHDL仿真中,FIFO_ERR和CHANNEL_UP信号变为“X”-Altera-Intel社区-FPGA CPLD-ChipDebug