5.2i HDL Bencher  – 可能无法将额外的时钟信号添加到测试平台波形中-Altera-Intel社区-FPGA CPLD-ChipDebug