5.2i HDL Bencher – 可能无法将额外的时钟信号添加到测试平台波形中Altera_wiki6年前发布90该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDSoCsxilinx赛灵思
没有回复内容