Virtex-II Pro RocketIO  – 如何仅为顶部和底部BREFCLK输入使用一个振荡器?-Altera-Intel社区-FPGA CPLD-ChipDebug