软判决FEC（SDFEC）集成模块v1.1（修订版1） – 即使不遵守放置和频率指南，-2LI器件系列也不会标记DRC错误

问题描述

当针对Zynq UltraScale + RFSoC系列中的-2LI器件时，如果未遵循SD-FEC产品指南中所示的放置和FMAX指南，则不会出现DRC错误。 （ PG256 ）

为什么会发生这种情况，以及如何避免可能的设计问题？

解决/修复方法

这是2018.2.1版本中SDFEC v1.1（Rev 1）中的已知问题，它将在2018.3及更高版本中修复。

在2018.2.1 Vivado版本中，-2LI器件被添加到Zynq UltraScale + RFSoC系列中。

但是，SD-FEC DRC检查未针对新的速度等级进行更新，因此如果在使用-2LI器件时未遵循产品指南中概述的设计规则，则不会标记。

要确保成功实现设计，请参阅软判决FEC集成块v1.1产品指南，并确保您的设计遵循SD-FEC IP内核的放置位置指南和FMAX规则。

有关软决策FEC（SDFEC）集成模块的已知问题列表，请参阅（Xilinx答复70720）