Vivado  – 使用XDC文件设置DRC严重性-Altera-Intel社区-FPGA CPLD-ChipDebug

Vivado – 使用XDC文件设置DRC严重性

问题描述

尝试降低设计规则检查(DRC)的严重性时,在XDC约束文件中使用以下语法。

 set_property SEVERITY {警告} [get_drc_checks LUTLP-1] 

但是,在实现期间,write_bitstream仍然因LUTLP-1错误而失败。

如何成功改变SEVERITY?

解决/修复方法

XDC中存在一个限制,其中DRC对象不会写入检查点,例如write_bitstream使用的检查点。

要在使用XDC文件时更改DRC严重性,请使用以下技术:

包含常规XDC约束和DRC严重性更改的单个文件:

 set_property USED_IN write_bitstream [get_files <path> /sev.xdc] 
 set_property USED_IN_IMPLEMENTATION 1 [get_files <path> /sev.xdc] 

仅包含DRC SEVERITY更改的单独约束文件:

 set_property USED_IN write_bitstream [get_files <path> /sev.xdc] 
请登录后发表评论

    没有回复内容