为什么低延迟以太网10G MAC IP忽略了基于优先级的流控制(PFC)队列实现中的顺序XON请求?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么低延迟以太网10G MAC IP忽略了基于优先级的流控制(PFC)队列实现中的顺序XON请求?

由于英特尔®Quartus®Prime软件版本18.0.1及更早版本存在问题,低延迟以太网10GMACIntel®FPGAIP仅在使用基于优先级的流程控制(PFC)队列实施时才接受第一个XON请求。所有后续的XON请求都将被忽略,剩余的暂停队列将保持暂停状态,直到暂停量子到期或变为零。

请登录后发表评论

    没有回复内容