为什么Quartus Pro设计编译显示警告消息:“忽略set_max_skew at alt_e2550_ptp_fifo_top.sdc”?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Quartus Pro设计编译显示警告消息:“忽略set_max_skew at alt_e2550_ptp_fifo_top.sdc”?

由于25G以太网英特尔®IPPIP v18.0及更早版本存在问题,英特尔®Quartus®Prime设计编译将在VHDL中实现并且具有多个实例时,将显示警告消息:“在alt_e2550_ptp_fifo_top.sdc处忽略set_max_skew”设计中采用25G以太网英特尔FPGA IP。

请登录后发表评论

    没有回复内容