INTEL FPGA Quartus “Critical Warning (10237)”错误怎么解决？

这个错误的原因很明显，是因为你的代码有问题，综合工具无法推断你的时钟，也即无法推断你的敏感边沿，如下面这段代码中的de信号当时由于缩进不规范，导致书写错误就会出现上面的警告:

always @(posedge clk or negedge rst_n) begin
    if(~rst_n) begin
        hcnt <= 0;
        vcnt <= 0;
        de   <= 0;
    end else begin
        if (vs_valid & hcnt_end)
            hcnt <= 0;
        else if (vs_valid & hs_valid)
            hcnt <= hcnt + 1'b1;

        if (vs_valid & hcnt_end & vcnt_end)
            vcnt <= 0;
        else if (vs_valid & hcnt_end)
            vcnt <= vcnt + 1'b1;

    end
        de <= vs_valid & (104<cph_cnt) & (T_DH>=cph_cnt);

end

修改正确后警告就消失了

always @(posedge clk or negedge rst_n) begin
    if(~rst_n) begin
        hcnt <= 0;
        vcnt <= 0;
        de   <= 0;
    end else begin
        if (vs_valid & hcnt_end)
            hcnt <= 0;
        else if (vs_valid & hs_valid)
            hcnt <= hcnt + 1'b1;

        if (vs_valid & hcnt_end & vcnt_end)
            vcnt <= 0;
        else if (vs_valid & hcnt_end)
            vcnt <= vcnt + 1'b1;

        de <= vs_valid & (104<cph_cnt) & (T_DH>=cph_cnt);
    end

end