内部错误:针对引脚dut_mem_mem_par(0)~pad的可编程预加重选项设置为1,但I / O标准SSTL-12不支持设置,转换速率为0-Xilinx-AMD论坛-FPGA CPLD-ChipDebug