在为Intel®Arria®10器件生成100G Interlaken IP示例设计时,是否会创建Cadence Xcelium仿真脚本?-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容