为什么我不能以25.78125Gbps的速度在Intel®Stratix®10L-tile或H-tile Native-PHY中启用64B / 66B模块?-Xilinx-AMD社区-FPGA CPLD-ChipDebug