如果Platform Designer不允许用户启用此选项,如何确定是否存在采用Intel®Arria®10或Intel®Cyclone®10PCIe *Avalon®-MM DMA IP内核的“RX完成缓冲区溢出”?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

如果Platform Designer不允许用户启用此选项,如何确定是否存在采用Intel®Arria®10或Intel®Cyclone®10PCIe *Avalon®-MM DMA IP内核的“RX完成缓冲区溢出”?

英特尔®Arria®10或英特尔®Cyclone®10PCIe * Avalon-MM®DMA版本的IP内核不允许用户启用“RX完成缓冲区溢出”选项。这是因为DMA引擎确保它不会请求超过可用缓冲区大小的完成。

此外,根据PCI-SIG规范,端点需要向根端口通告无限完成缓冲区空间。

请登录后发表评论

    没有回复内容