MTI:StUBUF未正确连接的功能仿真可能导致错误-Xilinx-AMD社区-FPGA CPLD-ChipDebug

MTI:StUBUF未正确连接的功能仿真可能导致错误

描述

关键词:StutBuf、MTI、GTSIN、CLKIN

紧迫性:标准

一般说明:编译函数的设计时
使用UNISIM库仿真,这些错误可能导致
当使用StasBuf组件时:

错误类型1
————–
ViHD(36):U1:STARBUF端口映射(GSRIN=& Gt;Read,GSROUT=& GT;ReSeTeIt);
错误:Upj.GSR.VHD(36):端口“GTSIN”是实体“StasBuf”,而不是组件声明。
错误:Upj.GSR.VHD(36):端口“CLKIN”是实体“StasBuf”,而不是组件声明。
(59):Xilinx;
错误:USER GSR.VHD(59):VHDL编译器退出

错误类型2
————–
ViHD(38):U1:STARBUF端口映射(GSRIN=& Gt;Read,GSROUT=& GT;ReSeTeIt);
错误:USER GSR.VHD(38):GTSIN没有实际指定的。
错误:USER GSR.VHD(38):对于CKIN没有实际指定。
——装载包装活体正时
–加载实体StARBUF
(61):Xilinx;
错误:USER GSR.VHD(61):VHDL编译器退出

解决方案

第一个错误发生在输入CKIN和GTSIN不是
在StasBuf的组件声明中声明。

第二个错误发生在输入GTSIN和CKIN不是
有联系的。将此连接CKIN和GTSIN重新
虚拟信号

例如,设计的架构块应该
看起来像:

USEIGGSR的架构Xilinx

组件启动BUF
端口(GSRIN):在STDYLogic中;
GSTSIN:在STDYLogic中;
CLKIN:在STDYLogic中;
GSRUT:输出STDYLogic;
端部元件;

信号哑铃:STDYLogic;
信号复位:STDYLogic;

开始

U1:StasBuf端口映射(GSRIN=& Gt;Read,GSROUT=& gt;ReSeTeIt);
GtSin=& gt;哑,ClKin=&伪;

末端Xilinx;

注:信号哑源未被导出,将被优化。
无论是通过综合工具还是由M1软件。

请登录后发表评论

    没有回复内容