请问FPGA的fifo可以设置下降沿写数据吗？-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0

      在FPGA内部，FIFO的读写是电平有效的，不同的厂家器件内的FIFO有效电平不一样，但是如果你想要一个边沿敏感的内部FIFO，你可以自己对这个边沿进行检测，然后用检测的结果（FIFO高电平有效）或者检测结果取反（FIFO低电平有效）来进行处理。

      6年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面