为什么在使用Stratix 10 E-tile Hard IP进行以太网英特尔FPGA IP示例设计的FPGA配置中会收到警告消息(19238)和错误消息(19192)?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

为什么在使用Stratix 10 E-tile Hard IP进行以太网英特尔FPGA IP示例设计的FPGA配置中会收到警告消息(19238)和错误消息(19192)?

由于针对英特尔®Stratix®10TX信号完整性开发套件的英特尔®Stratix®10E-tile硬IP以太网英特尔®FPGAIP示例设计存在问题,FPGA配置将失败,并显示以下警告和错误消息。

警告消息(19238):“VID器件的电源管理设置不完整”

错误消息(19192):“在VID部件上未正确设置电源管理设置”

请登录后发表评论

    没有回复内容