使用以太网英特尔®FPGAIP核的E-Tile Hard IP时,为什么TX,RX和CSR复位无法正常工作?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

使用以太网英特尔®FPGAIP核的E-Tile Hard IP时,为什么TX,RX和CSR复位无法正常工作?

当为以太网英特尔®FPGAIP核使用英特尔®Stratix®106E-Tile硬核时,由于文件alt_ehipc3_sl_soft.sv中的错误,TX,RX和CSR重置无法正常工作,以下信号连接为下面:

.soft_tx_rst_in(i_sl_soft_csr_rst),

.soft_rx_rst_in(i_sl_soft_tx_rst),

.soft_csr_rst_in(i_sl_soft_rx_rst),

这已被确认为一个错误。

请登录后发表评论

    没有回复内容