如何使用“o_rx_pcs_fully_aligned”信号告诉本地故障条件与有效RX数据之间的区别，当使用英特尔®Stratix®10E-tile硬核IP以太网英特尔®FPGAIP配置为PCS + FEC状态而不使用MAC时？-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面