警告(13228):altera_remote_update_core.sv上的Verilog HDL或VHDL警告(292):为net next_state推断锁存[31]-Xilinx-AMD社区-FPGA CPLD-ChipDebug

警告(13228):altera_remote_update_core.sv上的Verilog HDL或VHDL警告(292):为net next_state推断锁存[31]

由于英特尔®Quartus®Prime标准版软件版本17.1更新2中的问题,在将包含远程更新英特尔®FPGAIP核的设计迁移到英特尔®Quartus®PrimePro Edition软件时,您可能会看到以下警告消息版本17.1更新2:

警告(16750):altera_remote_update_core.sv上的Verilog HDL警告(292):always_comb块内的“next_state”不代表组合逻辑

警告(13228):altera_remote_update_core.sv(337)上的Verilog HDL或VHDL警告:为shift shift_in_counter_en推断的锁存器

警告(16750):altera_remote_update_core.sv(337)中的Verilog HDL警告:always_comb块内的“shift_in_counter_en”不代表组合逻辑

请登录后发表评论

    没有回复内容