当使用英特尔®Quartus®Prime软件版本18.1时,为什么在使用英特尔®Stratix®10TX器件E-Tile Native PHY IP中启用快速流水线寄存器时,我会看到保持时间,时序违规?-Xilinx-AMD社区-FPGA CPLD-ChipDebug