警告(15064):PLL输出端口clk [0]通过非专用布线提供输出引脚“c0~output”-Xilinx-AMD社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容