如何在JTAG Master作为主机的情况下读取存储在Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核中的读数据FIFO中的数据?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

如何在JTAG Master作为主机的情况下读取存储在Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核中的读数据FIFO中的数据?

可以通过Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核中的“rd_mem”总线访问读取数据FIFO。要读取存储在读数据FIFO中的数据,需要从“rd_mem”总线读取数据。有关您可以阅读的起始地址和地址列表,请参阅英特尔®Quartus®PrimePlatform Designer中的IP rd_mem基址和结束地址。

有关读取操作流程的更多详细信息,请参阅Stratix®10串行闪存邮箱客户端英特尔®FPGAIP核用户指南

请登录后发表评论

    没有回复内容