LATTICE FPGA 时序约束问题请教-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复4
    只看作者
    最新最热
    • ipqsn的头像-ChipDebugipqsn等级-LV1-ChipDebug0

      在lpf中添加：
      BLOCK PATH FROM CLKNET “CLK_27M” TO CLKNET “CLK_117M” ;

      6年前
    • bless_l的头像-ChipDebugbless_l等级-LV1-ChipDebug1

      功能是正确的，可不用管它。如果不要抱WARNING，可让两个时钟约束成异步，问题解决

      6年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面