lattice的ddr3core的read_data_valid不连续问题请教？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复2
    只看作者
    最新最热
    • geekdechao的头像-ChipDebuggeekdechao等级-LV1-ChipDebug1

      边界有没有注意啊？
      一次读写不能跨32burst
      不能跨行操作
      就是说连读的过程不要跨行，因为跨行要切换行地址。这个是需要操作时间的。

      6年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面