首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Lattice-莱迪斯
正文
lattice的ddr3core的read_data_valid不连续问题请教?
Charlie_Jade
8年前发布
135
2
该帖子内容已隐藏,请登录后查看
登录后继续查看
登录
注册
lattice
请登录后发表评论
登录
注册
回复
2
只看作者
最新
最热
geekdechao
1
CrazyCodes
0
边界有没有注意啊?
一次读写不能跨32burst
不能跨行操作
就是说连读的过程不要跨行,因为跨行要切换行地址。这个是需要操作时间的。
连续8次,是发8次命令还是burstlength=8啊?