lattice FPGA diamond软件怎样混合verilog和VHDL编程?wuzhihua26年前发布1041我把Verilog代码连同VHDL库一起加到工程中编译,总是会报错。像Xilinx的ISE中有选项设置VHDL库。不知Diamond中怎么处理? FPGAlattice
verilog做顶层调用vhdl即可!