2018.1 / 2 Zynq UltraScale + MPSoC VCU:使用VLC发送和接收传输流时,为什么会出现乱码视频输出?-Xilinx-AMD社区-FPGA CPLD-ChipDebug