如何在MTI或QuasHDL中仿真示例编写的VHDL语言。后综合预构-Xilinx-AMD社区-FPGA CPLD-ChipDebug

如何在MTI或QuasHDL中仿真示例编写的VHDL语言。后综合预构

描述

关键词:示例,VHDL,仿真,MTI,QuijHDL,VILL,库,
门级

紧迫性:标准

一般描述:

综合后,我从范例中写出了一个VHDL网表。我该怎么办
使用MTI MySimSee EE的后综合预NGDBuSE仿真
QuickHDL?写出的VHDL文件使用的是示例库?

解决方案

用VHDL网表在MTI MeimSimee EE或QuasHDL中进行仿真
从“样板”写出来,“95”库必须从
示范性FTP站点。从示例中写入的VHDL网表将使用
示例性特定库。至少需要三个文件。
从以下地址下载:

ftp//ftp示例.COM/PUB/Relase/VITAL/VITALUR95/

1。下载以下文件:

1。Test.txt-解释如何编译VHDL包到
适当的仿真库。也解释了
从编译LIBS到编译的流程
VHDL代码,启动仿真。

2。VHDALPRIMES.VHD -这个文件必须编译和包含
LGEN需要的基元创建生命
库。

三。相应的技术库是针对性的。

对于PC:
———-
ZIP 3.VIT.ZIP
XI4.VIT.ZIP
XI4E.V.ZIP
XI5.VIT.ZIP

对于UNIX:
———-
X3.VIT.GZ
XI4.VIT.GZ
X4E.V.GZ
XI5.VIT.GZ

请登录后发表评论

    没有回复内容