各位大佬，我想请教一下ecp5的SerDes的问题。我用的fpga型号为LFE5UM-25-6MG285C。目前ecp5的SerDes情况是，我用一路（1lane）通道（ch0），自发自收正常。但是将一路通道改为两路通道（ch0+ch1）后，接收端出现问题，接收CDR能锁上，但是ch0_rx_cv_err和ch0_rx_disp_err有问题，接收到的数据也会出现问题（很多数据会变成EE），请问各位大佬有没有碰到过这个问题，跪求指导！
各位大佬，我想请教一下ecp5的SerDes的问题。我用的fpga型号为LFE5UM-25-6MG285C。目前ecp5的SerDes情况是，我用一路（1lane）通道（ch0），自发自收正常。但是将一路通道改为两路通道（ch0+ch1）后，接收端出现问题，接收CDR能锁上，但是ch0_rx_cv_err和ch0_rx_disp_err有问题，接收到的数据也会出现问题（很多数据会变成EE），请问各位大佬有没有碰到过这个问题，跪求指导！
你自发自收用的内部回环，还是外部回环
接收端和发送端用的什连接线
眼图看过没？
另外建议发PRBS分析一下
不是，-6只是速度慢，同样的设计-7-8的时序能过，-6不一定过，首先要保证你的时序是OK的，确保MAP报告中出现的所有时钟都被正确的约束了
对的两个Lane都是外部回环不通。是-6的器件可能有这个问题么？换其它的是不是会好一点
都是外部回环不通，是吧？两个Lane。 你同时抓发送和接收端数据，对比分析一下， 注意用两个Reveal Core，因为两个不同时钟域的
速率试了三种，0.7425g，1.485g和2.97g, 就只有0.7425g的时候2lane是通的, 其他两个速率不行，rx现象都一样,但是1lane都是通的
@yang9527,5G的SerDes信号应该传不了3M。你用的什么速率，还有就是看看你的设计时序是不是有问题，-6的器件时序可能会有问题，如果你用的速率较高的话
外部换回,没有看过眼图,线材是专门订做的线，能传3米多