首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Altera-Intel
正文
altera的gclks时钟专用管脚能当普通IO使用吗？
Yujiaao
8年前发布
123
6
如题，altera的gclks时钟专用管脚能当普通IO使用吗？
请登录后发表评论
登录
注册
回复
6
只看作者
最新
最热
Shurlormes
0
eurkidu
1
eurkidu
0
Yujiaao
作者
0
chipdebug
超级版主
0
Yujiaao
作者
0
你看下这个altera的全局时钟
以前用过，可以的，记得Altera 有个资料讲gclk的，可以看一下
intel把Altera收购了，好多资料连接都找不到了，一大灾难
是不是可以在哪儿配置，我印象中也是只输入，但不确定
好像只能输入，太久了记不清了
输出也可以吗，我配置咋报错呀，标题叫啥我搜搜？