请教Lattice Diamond下 VHDL 文件怎么生存原理图符号？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • littleLyon的头像-ChipDebuglittleLyon等级-LV1-ChipDebug0

      具体操作见下图，这个方法不好维护，还是建议你写代码吧 没几个人还在用这些东西了

      微信图片_20190121163138.png

      微信图片_20190121163149.png

      5年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面