首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Altera-Intel
正文
ALTERA FPGA qsys中cyclone V的transceiver PHY选哪个
大尾巴灰狼
7年前发布
103
2
该帖子内容已隐藏,请评论后查看
登录后继续评论
登录
注册
请登录后发表评论
登录
注册
回复
2
只看作者
最新
最热
xiemenga11
0
eurkidu
0
transceiver PHY reset controller这个你肯定要选啊,一般这种高速串行接口的复位逻辑都是很重要的,transceiver reconfiguration controller这个要看你的器件支不支持,还要看你是不是要动态配置的需求,一般很少动态配置。
这两个核的功能都不一样啊,一个是用于动态配置的,一个是用于控制复位的。