Lattice 的IP PLL 里面 该怎么正确使用?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • 流水的头像-ChipDebug流水等级-LV1-ChipDebug0

      ecp3 pll ip里面24MHz不好直接生成准确的74.25MHz吧，可能要换个晶振，lattice官网有个文档TN1178，LatticeECP3 sysCLOCK PLL/DLL Design and Usage Guide，你可以看看

      5年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面