FPGA慢时钟域的信号，跨到快时钟域，如果不进行处理，会造成很大影响吗?-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • 52fpga的头像-ChipDebug52fpga徽章-人气大使-ChipDebug等级-LV2-ChipDebug0

      当然，同步不上，会产生多次响应

      6年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面