OrCAD Express:ROM输出在功能仿真中仍然很低-Xilinx-AMD社区-FPGA CPLD-ChipDebug

OrCAD Express:ROM输出在功能仿真中仍然很低

描述

关键词:Orcad,仿真,功能,ROM

紧迫性:标准

一般描述:当尝试执行A的功能仿真时
包含ROM的Xilinx设计,ROM输出保持低,不管
访问的地址。

解决方案

在仿真V6.0中,在工具菜单上转换XNF到VHDL命令
忽略所有部分属性,如ROM初始化。赛灵思罗姆群岛
由OpTysS1属性初始化为init=& lt;值& gt;
作为在Xilinx设计中使用ROM时的一种解决方法,将XNF转换为
选择具有定时仿真选项的文件。

请登录后发表评论

    没有回复内容