V1.5 COREGEN，LogiBuxx，VyTeX：ViTEX-ROMS和SelectRAM（分布式RAM，双端口RAM，单端口RAM，同步RAM）生成支持

描述

关键词：COREGEN、ROM、SELECT、RAM、分布式、VIETEX、同步
RAM，双端口，单端口，LogiBuxx

紧迫：热

一般描述
支持RLoC、可变大小ROM和SelectRAM（分布式RAM）
由核心生成器生成的VIETEX将不可用
直到M2.1发布时间框架。过渡时期是否有解决办法？
用于生成VIETEX分布式RAM和ROM？

解决方案

一

对于异步分布，没有自动化的解决方案。
RAMs，但您可以使用LogiBuxx作为解决方案来生成
ROM或单端口和双端口RAM
说明：

程序：

1。启动LogiBox
2。将Device系列设置为XC400 0E、XC400 0EX、XC400 0XL或
XC400 0XV
三。将模块类型设置为“内存”
4。将内存类型设置为SycCRAM或DPYRAM
关于是否需要同步RAM，或
双端口RAM。（异步RAM的RAM）选项
不起作用）
5。将多路复用器样式设置为“正常Gates”
6。设置“使用RPMS”选项为false
7。生成模块。
8。将模块纳入您的设计
9。在实现时指定所需的VyTeX部件类型
设计在Xilinx设计管理器。

使用此过程生成的NGC文件将包含
与VITEX兼容的基元
库原语。

重要：
如果使用LogiBuxx生成双端口RAM，请确保所有
输入和输出端口连接。

这种方法的局限性：

1。使用此方法生成的ROM和RAM
不是RoC’d。这可能会影响性能。
生成模块。

2。使用LogiBuxx以这种方式生成的RAM将不使用
ViTEX专用MUX5和MUX6建筑元件。

注：
不可能重新定位科雷根4K分布
RAM到ViTEX，因为科里根产生的4K RAM总是
生成与RoC参数不兼容的
ViTrx体系结构。此外，科雷根也没有办法。
为用户指定多路复用器是如何实现的。

二

对于那些需要RLUC解决方案的用户，RPM RAM的集合
参考设计也正在开发，将可访问。
1999年4月的WebLink页面上的客户。本集将
在连续的基础上逐步增加直到M2.1i释放。

三

此外，一个参数化的非RODVHDL分布式RAM生成器将
也可在1999年4月的时间内可用。