ALTERA FPGA A10 QDRIV 接口评估-Altera-Intel社区-FPGA CPLD-ChipDebug

ALTERA FPGA A10 QDRIV 接口评估

bless_l等级-LV1-ChipDebug5年前发布
470

ALTERA FPGA A10 QDRIV 接口评估

  1. QDRIV 的接口类似双端口 RAM， D 和 Q 是合在一起的
  2. 一个 x18bits 的接口，需要消耗 3 个 IO bank（DQA 一个 bank， DQB 一个 bank， ADDR+CMD一个 bank）
  3. 一个 x36bits 的接口，需要消耗 3 个 IO bank（DQA 一个 bank， DQB 一个 bank， ADDR+CMD一个 bank）
  4. 通过两个 x36bits 扩展到 x72bits 的接口，需要消耗 5 个 IO bank（DQA[35:0]一个 bank，DQA[71:36]一个 bank；DQB[35:0]一个 bank，DQB[71:36]一个 bank；ADDR+CMD一个 bank）
  5. Altera Wiki 上提供了一个 excel 表格， 可以评估 A10 Memory 接口的 bank/管脚占用状态
    http://www.alterawiki.com/wiki/Arria10_EMIF_Device_Selector
  6. A10 Memory 接口的 ADDR+CMD 管脚分配的说明文档， 见下一页

2.png

FPGA
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面